您的位置：电源在线首页>>技术文摘>>电能质量管理>>抑制单级PFC中储能电容电压的拓扑研究正文

抑制单级PFC中储能电容电压的拓扑研究

摘要：抑制储能电容电压是单级功率因数校正要解决的主要问题，储能电容电压随输入电压和负载的变化而变化，在输入高压或轻载时，电容电压可能达到上千伏，而且变换器的效率低。介绍了几种改进的拓扑结构来降低电容电压，分别讨论了其优缺点。通过对现有拓扑的分析，得出了一种新型拓扑结构。 叙词：功率因数校正 单级 拓扑 Abstract：It is very important for single-stage power factor correction to suppress the energy-stored capacitor voltage, which varies with the input voltage and load, capacitor voltage is likely to amount to 1000 volt at the high input voltage or light load.；Converters have low efficiency. Several improved topologies are introduced to decrease the capacitor voltage, the merits and limitations of them are analyzed respectively. An novel topology is got by analyzing present topologies. Keyword：power factor correction (PFC) single stage topology

我要发表评论：

验证码：

用户名：  密码：  

敬请注意：
·尊重网上道德，遵守中华人民共和国各项有关法律、法规
·遵守《全国人大常委会关于维护互联网安全的决定》及《互联网电子公告服务管理规定》
·承担一切因您的行为而直接或间接导致的民事或刑事法律责任
·电源世界网网站管理人员有权保留或删除留言中的任意内容
·您在本网站相关栏目发表的评论信息，本网站有权在网站内转载或引用
·不要重复发布评论信息，评论内容不能超过200个字符
·参与本评论即表明您已经阅读并接受上述条款