您的位置：电源在线首页>>技术文摘>>技术研究>>CMOS集成电路潜在缺陷的最小电压检测正文

CMOS集成电路潜在缺陷的最小电压检测

摘要：　　有潜在缺陷的芯片有可能通过生产测试，但是在实际应用中却会引起早期失效的问题，进而引起质量问题。为了避免这个问题，就需要在产品卖给客户之前检测出这种有问题的芯片。一般的检测技术包括Burn—in、IDDQ测试、高压测试和低压测试等。Burn—in是一种有效的也是目前应用最广泛的测试技术，但是Burn—in的硬件设备相当昂贵，而且测试时间也比较长，从而间接地增加了产品的成本。IDDQ测试对于大规模集成电路，特别是亚微米电路效果不理想，主要是由于随着电路规模的增加和尺寸的减少，暗电流也会增加。高压检测对电路中的异物连接，如金属短路，也没有很好的效果，甚至有时会掩盖此类缺陷。在远低于正常运行电压的环境下，正常芯片和有缺陷的芯片有着不同的电性表现，因此可以根据正常芯片的数据设置最小电压，根据此数值来判断芯片是否合格。

我要发表评论：

验证码：

用户名：  密码：  

敬请注意：
·尊重网上道德，遵守中华人民共和国各项有关法律、法规
·遵守《全国人大常委会关于维护互联网安全的决定》及《互联网电子公告服务管理规定》
·承担一切因您的行为而直接或间接导致的民事或刑事法律责任
·电源世界网网站管理人员有权保留或删除留言中的任意内容
·您在本网站相关栏目发表的评论信息，本网站有权在网站内转载或引用
·不要重复发布评论信息，评论内容不能超过200个字符
·参与本评论即表明您已经阅读并接受上述条款