近日，一批领先的芯片厂商开始努力推动行业降低数字IC中的静电放电(ESD)规范要求，一时间，笼罩在神秘“面纱”后的ESD成为众人瞩目的焦点。但是此举却遭到了一些人的反对，他们认为，降低ESD等级是种不顾及后果的莽撞行为，有可能会为芯片质量和可靠性带来灾难性后果。

    在一个多月前于美国加州召开的国际ESD工作会议上，ESD目标等级(ESD Target Levels)行业委员会发布了一份白皮书，提议把片上ESD应力等级降低一半以上。该提议有望缩短芯片厂商的开发周期并降低成本，在一些新设计中，这些厂商为满足目前的ESD等级要求绞尽脑汁。该委员会认为，目前的ESD等级已经过时而且要求过于苛刻，结果导致了不必要的调试时间、IC返工以及产品延期上市。此外，该委员会还声称，此提议不会对质量和性能造成影响。

    该委员会希望到2008年时业界能就该提议达成共识，此外它还计划将其白皮书提交给美国电子器件工程联合委员会(Jedec)标准组织。预计Jedec可能不会把此提议认定为一个正式标准，但或许会同意或“划分”新的ESD目标等级。